Cảm ơn bạn đã ghé thăm Nature.com. Phiên bản trình duyệt bạn đang sử dụng có hỗ trợ CSS giới hạn. Để có trải nghiệm tốt nhất, chúng tôi khuyên bạn nên sử dụng trình duyệt được cập nhật (hoặc vô hiệu hóa chế độ tương thích trong Internet Explorer). Trong khi đó, để đảm bảo hỗ trợ liên tục, chúng tôi sẽ hiển thị trang web mà không cần Styles và JavaScript.
4H-SIC đã được thương mại hóa như một vật liệu cho các thiết bị bán dẫn điện. Tuy nhiên, độ tin cậy dài hạn của các thiết bị 4H-SIC là một trở ngại cho ứng dụng rộng của chúng và vấn đề độ tin cậy quan trọng nhất của các thiết bị 4H-SIC là suy thoái lưỡng cực. Sự xuống cấp này được gây ra bởi một lỗi sắp xếp sốc (1SSF) của các trật khớp mặt phẳng cơ bản trong các tinh thể 4H-SIC. Ở đây, chúng tôi đề xuất một phương pháp để triệt tiêu mở rộng 1SSF bằng cách cấy các proton trên các tấm cobit trục 4H-SIC. Các điốt pin được chế tạo trên các tấm wafer với cấy ghép proton cho thấy các đặc tính điện áp dòng tương tự như điốt mà không cần cấy ghép proton. Ngược lại, sự mở rộng 1SSF được triệt tiêu một cách hiệu quả trong diode pin được cấy ghép proton. Do đó, việc cấy các proton thành các tấm epiticular 4H-SIC là một phương pháp hiệu quả để ngăn chặn sự suy giảm lưỡng cực của các thiết bị bán dẫn công suất 4H-SIC trong khi duy trì hiệu suất của thiết bị. Kết quả này góp phần vào sự phát triển của các thiết bị 4H-SIC đáng tin cậy.
Carbide silicon (SIC) được công nhận rộng rãi là vật liệu bán dẫn cho các thiết bị bán dẫn tần số cao, công suất cao có thể hoạt động trong môi trường khắc nghiệt1. Có nhiều polytypes sic, trong đó 4H-SIC có các tính chất vật lý của thiết bị bán dẫn tuyệt vời như tính di động điện tử cao và trường điện phân tích mạnh2. Các tấm wafer 4H-SIC có đường kính 6 inch hiện được thương mại hóa và sử dụng để sản xuất hàng loạt các thiết bị bán dẫn điện3. Hệ thống lực kéo cho xe điện và xe lửa được chế tạo bằng các thiết bị bán dẫn điện 4H-SIC4,5. Tuy nhiên, các thiết bị 4H-SIC vẫn bị các vấn đề về độ tin cậy lâu dài như phân hủy điện môi hoặc độ tin cậy ngắn mạch, 6,7 trong đó một trong những vấn đề độ tin cậy quan trọng nhất là suy giảm lưỡng cực2,8,9,10,11. Sự xuống cấp lưỡng cực này đã được phát hiện hơn 20 năm trước và từ lâu đã là một vấn đề trong chế tạo thiết bị SIC.
Suy thoái lưỡng cực được gây ra bởi một khiếm khuyết ngăn xếp sốc (1SSF) trong các tinh thể 4H-SiC với trật khớp mặt phẳng cơ bản (BPDS) lan truyền bằng cách tái tổ hợp tăng cường trật khớp (REDG) 12,13,14,15,16,17,18,19. Do đó, nếu sự mở rộng BPD bị triệt tiêu thành 1SSF, các thiết bị công suất 4H-SIC có thể được chế tạo mà không bị phân hủy lưỡng cực. Một số phương pháp đã được báo cáo để ngăn chặn sự lan truyền của BPD, chẳng hạn như BPD thành biến đổi trật khớp cạnh (TED) 20,21,22,23,24. Trong các tấm wafer epiticular mới nhất, BPD chủ yếu có mặt trong chất nền và không ở lớp epiticular do chuyển đổi BPD thành TED trong giai đoạn tăng trưởng ban đầu. Do đó, vấn đề còn lại của suy thoái lưỡng cực là sự phân bố của BPD trong cơ chất 25,26,27. Việc chèn một lớp củng cố composite của người Viking giữa lớp trôi và chất nền đã được đề xuất như một phương pháp hiệu quả để ngăn chặn sự mở rộng BPD trong chất nền28, 29, 30, 31. Giảm số lượng các cặp lỗ điện tử làm giảm động lực của REDG thành BPD trong chất nền, do đó lớp cốt thép tổng hợp có thể ngăn chặn sự suy giảm lưỡng cực. Cần lưu ý rằng việc chèn một lớp đòi hỏi chi phí bổ sung trong việc sản xuất wafer và không cần chèn một lớp, rất khó để giảm số lượng cặp lỗ điện tử bằng cách chỉ kiểm soát sự kiểm soát của tuổi thọ của tàu sân bay. Do đó, vẫn còn một nhu cầu mạnh mẽ để phát triển các phương pháp triệt tiêu khác để đạt được sự cân bằng tốt hơn giữa chi phí và năng suất sản xuất thiết bị.
Bởi vì mở rộng BPD sang 1SSF đòi hỏi sự di chuyển của trật khớp một phần (PDS), việc ghim PD là một cách tiếp cận đầy hứa hẹn để ức chế sự suy thoái lưỡng cực. Mặc dù việc ghim PD bởi tạp chất kim loại đã được báo cáo, PPD trong các chất nền 4H-SiC được đặt ở khoảng cách hơn 5 μm từ bề mặt của lớp epiticular. Ngoài ra, do hệ số khuếch tán của bất kỳ kim loại nào trong sic là rất nhỏ, nên các tạp chất kim loại rất khó khuếch tán vào chất nền34. Do khối lượng nguyên tử tương đối lớn của kim loại, việc cấy ion của kim loại cũng khó khăn. Ngược lại, trong trường hợp hydro, phần tử nhẹ nhất, các ion (proton) có thể được cấy vào 4H-SiC đến độ sâu hơn 10 PhaM bằng cách sử dụng máy gia tốc MEV. Do đó, nếu cấy ghép proton ảnh hưởng đến ghim PD, thì nó có thể được sử dụng để ngăn chặn sự lan truyền BPD trong chất nền. Tuy nhiên, cấy ghép proton có thể làm hỏng 4H-SIC và dẫn đến giảm hiệu suất của thiết bị37,38,39,40.
Để khắc phục sự xuống cấp của thiết bị do cấy proton, ủ nhiệt độ cao được sử dụng để sửa chữa thiệt hại, tương tự như phương pháp ủ thường được sử dụng sau khi cấy ion chấp nhận trong quá trình xử lý thiết bị1, 40, 41, 42. Sử dụng Sims. Do đó, trong nghiên cứu này, chúng tôi đã cấy các proton vào các tấm epiticular 4H-SIC trước khi quá trình chế tạo thiết bị, bao gồm ủ nhiệt độ cao. Chúng tôi đã sử dụng các điốt mã pin làm cấu trúc thiết bị thử nghiệm và chế tạo chúng trên các tấm copit trục 4H được cấy ghép proton. Sau đó, chúng tôi đã quan sát các đặc điểm của volt-ampere để nghiên cứu sự suy giảm hiệu suất của thiết bị do tiêm proton. Sau đó, chúng tôi đã quan sát thấy sự mở rộng của 1SSF trong hình ảnh phát quang điện (EL) sau khi áp dụng điện áp điện vào diode pin. Cuối cùng, chúng tôi đã xác nhận ảnh hưởng của việc tiêm proton đối với việc ức chế mở rộng 1SSF.
Trên hình. Hình 1 cho thấy các đặc tính điện áp hiện tại (CVC) của các điốt pin ở nhiệt độ phòng ở các vùng có và không có cấy ghép proton trước dòng điện xung. Các điốt pin với tiêm proton cho thấy các đặc tính chỉnh lưu tương tự như điốt mà không cần tiêm proton, mặc dù các đặc tính IV được chia sẻ giữa các điốt. Để chỉ ra sự khác biệt giữa các điều kiện phun, chúng tôi đã vẽ tần số điện áp ở mật độ dòng điện phía trước là 2,5 A/cm2 (tương ứng với 100 mA) như một biểu đồ thống kê như trong Hình 2. Đường cong được xấp xỉ bằng phân phối bình thường cũng được biểu thị bằng đường chấm chấm. đường kẻ. Như có thể thấy từ các đỉnh của các đường cong, độ chống kháng tăng nhẹ ở liều proton là 1014 và 1016 cm-2, trong khi diode pin với liều proton là 1012 cm-2 cho thấy gần như cùng một đặc điểm như không có cấy ghép proton. Chúng tôi cũng đã thực hiện cấy ghép proton sau khi chế tạo các điốt pin không thể hiện sự phát quang điện phát đồng đều do thiệt hại do cấy ghép proton như trong Hình S1 như được mô tả trong các nghiên cứu trước đây37,38,39. Do đó, ủ ở 1600 ° C sau khi cấy các ion Al là một quá trình cần thiết để chế tạo các thiết bị để kích hoạt bộ chấp nhận AL, có thể sửa chữa thiệt hại do cấy ghép proton, làm cho các CVC giống nhau giữa các diod pin proton được cấy và không cấy. Tần số dòng ngược ở -5 V cũng được trình bày trong Hình S2, không có sự khác biệt đáng kể giữa các điốt có và không có tiêm proton.
Đặc điểm của volt-ampere của điốt pin có và không có proton được tiêm ở nhiệt độ phòng. Truyền thuyết chỉ ra liều proton.
Tần số điện áp ở dòng điện trực tiếp 2.5 A/cm2 cho các điốt pin với các proton được tiêm và không tiêm. Đường chấm chấm tương ứng với phân phối bình thường.
Trên hình. 3 cho thấy hình ảnh EL của một diode pin với mật độ hiện tại là 25 A/cm2 sau điện áp. Trước khi áp dụng tải hiện tại xung, các vùng tối của diode không được quan sát, như trong Hình 3. C2. Tuy nhiên, như trong hình. 3a, trong một diode pin không có cấy ghép proton, một số vùng sọc tối với các cạnh sáng đã được quan sát sau khi áp dụng điện áp điện. Các vùng tối hình que như vậy được quan sát thấy trong hình ảnh EL cho 1SSF kéo dài từ BPD trong chất nền28,29. Thay vào đó, một số lỗi xếp chồng mở rộng đã được quan sát thấy trong các điốt pin với các proton được cấy ghép, như trong Hình 3B. Sử dụng địa hình tia X, chúng tôi đã xác nhận sự hiện diện của PR có thể di chuyển từ BPD sang chất nền ở ngoại vi của các tiếp điểm trong diode pin mà không phun proton (Hình 4: hình ảnh này mà không có hình ảnh trên Hình 1 và 2. Video S3-S6 có và không có vùng tối mở rộng (hình ảnh EL thay đổi theo thời gian của điốt pin mà không được tiêm proton và cấy ghép ở 1014 cm-2) cũng được hiển thị trong thông tin bổ sung.
Hình ảnh EL của điốt pin ở 25 A/cm2 sau 2 giờ ứng suất điện (A) mà không cần cấy ghép proton và với liều cấy ghép (b) 1012 cm-2, (c) 1014 cm-2 và (d) 1016 cm-2 proton.
Chúng tôi đã tính toán mật độ của 1SSF mở rộng bằng cách tính toán các vùng tối với các cạnh sáng trong ba điốt chân cho mỗi điều kiện, như trong Hình 5. Mật độ của 1SSF mở rộng giảm khi tăng liều proton và thậm chí ở liều 1012 cm-2, mật độ mở rộng 1SSF thấp hơn đáng kể so với không tăng đáng kể.
Mật độ tăng của các điốt pin SF có và không có cấy ghép proton sau khi tải với một dòng xung (mỗi trạng thái bao gồm ba điốt được tải).
Rút ngắn tuổi thọ của tàu sân bay cũng ảnh hưởng đến sự ức chế mở rộng và tiêm proton làm giảm tuổi thọ của tàu sân bay32,36. Chúng tôi đã quan sát thấy tuổi thọ của chất mang trong một lớp epiticular dày 60, dày với các proton được tiêm 1014 cm-2. Từ tuổi thọ sóng mang ban đầu, mặc dù cấy ghép làm giảm giá trị xuống ~ 10%, sau đó ủ phục hồi nó thành ~ 50%, như trong hình S7. Do đó, tuổi thọ của chất mang, giảm do cấy ghép proton, được phục hồi bằng cách ủ nhiệt độ cao. Mặc dù việc giảm 50% tuổi thọ của người vận chuyển cũng ngăn chặn sự lan truyền của các lỗi xếp chồng, các đặc điểm ITHER V, thường phụ thuộc vào tuổi thọ của người vận chuyển, chỉ cho thấy sự khác biệt nhỏ giữa các điốt được tiêm và không cấy ghép. Do đó, chúng tôi tin rằng việc neo PD đóng một vai trò trong việc ức chế mở rộng 1SSF.
Mặc dù SIMS không phát hiện hydro sau khi ủ ở 1600 ° C, như đã báo cáo trong các nghiên cứu trước đây, chúng tôi đã quan sát thấy tác dụng của cấy ghép proton đối với việc triệt tiêu mở rộng 1SSF, như trong Hình 1 và 4. Cần lưu ý rằng chúng tôi chưa xác nhận sự gia tăng điện trở tại trạng thái do độ giãn dài của 1SSF sau khi tải dòng điện tăng. Điều này có thể là do các liên hệ ohmic không hoàn hảo được thực hiện bằng quy trình của chúng tôi, sẽ được loại bỏ trong tương lai gần.
Tóm lại, chúng tôi đã phát triển một phương pháp làm nguội để mở rộng BPD lên 1SSF trong các điốt pin 4H-SIC bằng cách sử dụng cấy ghép proton trước khi chế tạo thiết bị. Sự suy giảm của đặc tính ITHER V trong quá trình cấy ghép proton là không đáng kể, đặc biệt là ở liều proton là 1012 cm, nhưng ảnh hưởng của việc ngăn chặn sự mở rộng 1SSF là đáng kể. Mặc dù trong nghiên cứu này, chúng tôi đã chế tạo các điốt pin dày 10 Pha với cấy ghép proton đến độ sâu 10 10m, vẫn có thể tối ưu hóa hơn nữa các điều kiện cấy ghép và áp dụng chúng để chế tạo các loại thiết bị 4H-SIC khác. Các chi phí bổ sung cho chế tạo thiết bị trong quá trình cấy ghép proton, nhưng chúng sẽ tương tự như chi phí cho cấy ghép ion nhôm, đây là quy trình chế tạo chính cho các thiết bị năng lượng 4H-SIC. Do đó, cấy ghép proton trước khi xử lý thiết bị là một phương pháp tiềm năng để chế tạo các thiết bị công suất lưỡng cực 4H-SIC mà không bị thoái hóa.
Một wafer 4H-SIC loại 4 inch với độ dày lớp epiticular là 10 PhaM và nồng độ pha tạp của nhà tài trợ là 1 × 1016 cm, 3 đã được sử dụng làm mẫu. Trước khi xử lý thiết bị, các ion H+ được cấy vào tấm với năng lượng gia tốc 0,95 MeV ở nhiệt độ phòng đến độ sâu khoảng 10 μm ở góc bình thường so với bề mặt tấm. Trong quá trình cấy ghép proton, một mặt nạ trên đĩa đã được sử dụng và tấm có các phần không có và với liều proton là 1012, 1014 hoặc 1016 cm-2. Sau đó, các ion Al với liều proton là 1020 và 1017 cm 3 được cấy trên toàn bộ wafer đến độ sâu 0 0.20.2 và 0,2. -kiểu. Sau đó, một tiếp xúc Ni phía sau đã được lắng đọng ở phía cơ chất, trong khi một tiếp xúc phía trước TI/AL 2,0 mm × 2,0 mm được hình thành bằng phương pháp quang điện tử và một quá trình bóc vỏ được lắng đọng ở phía lớp epiticular. Cuối cùng, ủ tiếp xúc được thực hiện ở nhiệt độ 700 ° C. Sau khi cắt wafer vào chip, chúng tôi đã thực hiện đặc tính và ứng dụng căng thẳng.
Các đặc tính ITHER V của các điốt pin được chế tạo đã được quan sát bằng máy phân tích tham số bán dẫn HP4155B. Là một ứng suất điện, dòng điện xung 10 milisecond là 212,5 A/cm2 đã được giới thiệu trong 2 giờ với tần số 10 xung/giây. Khi chúng tôi chọn mật độ hoặc tần số dòng điện thấp hơn, chúng tôi đã không quan sát thấy sự mở rộng 1SSF ngay cả trong một diode pin mà không cần phun proton. Trong điện áp điện ứng dụng, nhiệt độ của diode pin là khoảng 70 ° C mà không có sự gia nhiệt có chủ ý, như trong Hình S8. Hình ảnh điện phát quang thu được trước và sau ứng suất điện ở mật độ hiện tại là 25 A/cm2. Synchrotron Reflection Chăn thả Tia tia X Địa hình sử dụng chùm tia X đơn sắc (= 0,15nm) tại Trung tâm bức xạ Synchrotron AICHI, vectơ Ag trong BL8S2 là -1-128 hoặc 11-28 (xem Ref. 44 để biết chi tiết). ).
Tần số điện áp ở mật độ dòng điện phía trước là 2,5 A/cm2 được chiết bằng khoảng 0,5 V trong hình. 2 Theo CVC của mỗi trạng thái của diode pin. Từ giá trị trung bình của VAVE ứng suất và độ lệch chuẩn của ứng suất, chúng tôi vẽ đường cong phân phối bình thường dưới dạng một đường chấm chấm trong Hình 2 bằng phương trình sau:
Werner, Mr & Fahrner, WR xem xét về vật liệu, microsensors, hệ thống và thiết bị cho các ứng dụng môi trường nhiệt độ cao và môi trường khắc nghiệt. Werner, Mr & Fahrner, WR xem xét về vật liệu, microsensors, hệ thống và thiết bị cho các ứng dụng môi trường nhiệt độ cao và môi trường khắc nghiệt.Werner, Mr và Farner, WR Tổng quan về vật liệu, microsensors, hệ thống và thiết bị cho các ứng dụng trong môi trường nhiệt độ cao và khắc nghiệt. Werner, Mr & Fahrner, WR 对用于高温和恶劣环境应用的材料、微传感器、系统和设备的评论。 Werner, Mr & Fahrner, Đánh giá WR về vật liệu, microsensors, hệ thống và thiết bị cho các ứng dụng môi trường có nhiệt độ cao và bất lợi.Werner, Mr và Farner, WR Tổng quan về vật liệu, microsensors, hệ thống và thiết bị cho các ứng dụng ở nhiệt độ cao và điều kiện khắc nghiệt.IEEE trans. Điện tử công nghiệp. 48, 249 bóng257 (2001).
Kimoto, T. & Cooper, JA Nguyên tắc cơ bản của các nguyên tắc cơ bản của công nghệ silicon cacbua của công nghệ cacbua silicon: tăng trưởng, đặc tính, thiết bị và ứng dụng Vol. Kimoto, T. & Cooper, JA Nguyên tắc cơ bản của các nguyên tắc cơ bản của công nghệ silicon cacbua của công nghệ cacbua silicon: tăng trưởng, đặc tính, thiết bị và ứng dụng Vol.Kimoto, T. và Cooper, JA Khái niệm cơ bản về công nghệ cacbua silicon của công nghệ silicon cacbua: tăng trưởng, đặc điểm, thiết bị và ứng dụng Vol. Kimoto, T. & Cooper, JA 碳化硅技术基础碳化硅技术基础 Kimoto, T. & Cooper, JA Carbon carbon cơ sở công nghệ silicon cơ sở công nghệ silicon: Tăng trưởng, mô tả, thiết bị và khối lượng ứng dụng.Kimoto, T. và Cooper, J. Những điều cơ bản về công nghệ silicon cacbua cơ bản về công nghệ cacbua silicon: tăng trưởng, đặc điểm, thiết bị và ứng dụng Vol.252 (Wiley Singapore Pte Ltd, 2014).
Veliadis, V. Thương mại hóa quy mô lớn của sic: hiện trạng và những trở ngại sẽ được khắc phục. trường cũ. Khoa học. Diễn đàn 1062, 125 bóng130 (2022).
Broughton, J., Smet, V., Tummala, RR & Joshi, YK Đánh giá các công nghệ đóng gói nhiệt cho các thiết bị điện tử năng lượng ô tô cho mục đích kéo. Broughton, J., Smet, V., Tummala, RR & Joshi, YK Đánh giá các công nghệ đóng gói nhiệt cho các thiết bị điện tử năng lượng ô tô cho mục đích kéo.Broughton, J., Smet, V., Tummala, RR và Joshi, YK Tổng quan về các công nghệ đóng gói nhiệt cho các thiết bị điện tử năng lượng ô tô cho mục đích kéo. Broughton, J., Smet, V., Tummala, RR & Joshi, YK 用于牵引目的的汽车电力电子热封装技术的回顾。 Broughton, J., Smet, V., Tummala, RR & Joshi, YKBroughton, J., Smet, V., Tummala, RR và Joshi, YK Tổng quan về công nghệ đóng gói nhiệt cho các thiết bị điện tử năng lượng ô tô cho mục đích kéo.J. electron. Bưu kiện. trạng thái thôi miên. ASME 140, 1-11 (2018).
Sato, K., Kato, H. & Fukushima, T. Phát triển hệ thống lực kéo ứng dụng SIC cho các tàu cao tốc Shinkansen thế hệ tiếp theo. Sato, K., Kato, H. & Fukushima, T. Phát triển hệ thống lực kéo ứng dụng SIC cho các tàu cao tốc Shinkansen thế hệ tiếp theo.Sato K., Kato H. và Fukushima T. Phát triển hệ thống lực kéo SIC ứng dụng cho các chuyến tàu Shinkansen tốc độ cao thế hệ tiếp theo.Sato K., Kato H. và Fukushima T. Phát triển hệ thống lực kéo cho các ứng dụng SIC cho các chuyến tàu Shinkansen tốc độ cao thế hệ tiếp theo. Phụ lục IEEJ J. Ind. 9, 453 Từ459 (2020).
Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Những thách thức để nhận ra các thiết bị SIC Power rất đáng tin cậy: Từ tình trạng hiện tại và các vấn đề của sic. Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Những thách thức để nhận ra các thiết bị SIC Power rất đáng tin cậy: Từ tình trạng hiện tại và các vấn đề của sic.Senzaki, J., Hayashi, S., Yonezawa, Y. và Okumura, H. Các vấn đề trong việc thực hiện các thiết bị SIC SICS đáng tin cậy: Bắt đầu từ trạng thái hiện tại và vấn đề của sic wafer. Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Sic sic ： ： sic 晶圆的现状和问题来看。 sic 晶圆的现状和问题来看。 Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Thử thách đạt được độ tin cậy cao trong các thiết bị SIC Power: từ SIC 晶圆的电视和问题设计。Senzaki J, Hayashi S, Yonezawa Y. và Okumura H. Những thách thức trong việc phát triển các thiết bị năng lượng có trách nhiệm cao dựa trên cacbua silicon: đánh giá về tình trạng và các vấn đề liên quan đến wafer cacbua silicon.Tại Hội nghị chuyên đề quốc tế IEEE 2018 về vật lý độ tin cậy (IRP). (Senzaki, J. et al. Eds.) 3B.3-1-3B.3-6 (IEEE, 2018).
Kim, D. & Sung, W. Cải thiện độ chắc chắn về mạch ngắn cho MOSFET 1,2KV 4H-SIC bằng cách sử dụng P-Well sâu được thực hiện bằng cách cấy ghép kênh. Kim, D. & Sung, W. Cải thiện độ chắc chắn về mạch ngắn cho MOSFET 1,2KV 4H-SIC bằng cách sử dụng P-Well sâu được thực hiện bằng cách cấy ghép kênh.Kim, D. và Sung, V. Cải thiện khả năng miễn dịch ngắn mạch đối với MOSFET 4H-SIC 1,2 kV bằng cách sử dụng một p-giếng P sâu được thực hiện bằng cách cấy ghép kênh. Kim, D. & Sung, W. P 阱提高了 1,2kV 4H-SIC MOSFET 的短路耐用性。 Kim, D. & Sung, W. P 阱提高了 1.2kV 4H-SIC MOSFETKim, D. và Sung, V. Cải thiện khả năng dung nạp ngắn mạch là 1,2 kV 4H-SIC MOSFET bằng cách sử dụng P-Wells sâu bằng cách cấy ghép kênh.Thiết bị điện tử IEEE Lett. 42, 1822 Từ1825 (2021).
Skowronski M. et al. Chuyển động tăng cường tái tổ hợp của các khiếm khuyết trong các điốt PN 4H-SIC sai lệch về phía trước. J. Ứng dụng. Vật lý. 92, 4699 Từ4704 (2002).
Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB chuyển đổi trật khớp trong 4H silicon cacbua epitaxy. Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB chuyển đổi trật khớp trong 4H silicon cacbua epitaxy.Ha S., Meszkowski P., Skowronski M. và Rowland LB biến đổi trật khớp trong 4H silicon cacbua epitaxy. Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB 4H 碳化硅外延中的位错转换。 Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB 4H Ha, S., Meszkowski, P., Skowronski, M. & Rowland, LBChuyển đổi trật khớp 4H trong epitaxy cacbua silicon.J. Crystal. Tăng trưởng 244, 257 bóng266 (2002).
Skowronski, M. & Ha, S. Suy thoái các thiết bị lưỡng cực dựa trên silicon-carbide hình lục giác. Skowronski, M. & Ha, S. Suy thoái các thiết bị lưỡng cực dựa trên silicon-carbide hình lục giác.Skowronski M. và Ha S. Sự xuống cấp của các thiết bị lưỡng cực lục giác dựa trên cacbua silicon. Skowronski, M. & Ha, S. 六方碳化硅基双极器件的降解。 六方碳化硅基双极器件的降解。 Skowronski M. & Ha S.Skowronski M. và Ha S. Sự xuống cấp của các thiết bị lưỡng cực lục giác dựa trên cacbua silicon.J. Ứng dụng. Vật lý 99, 011101 (2006).
Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H. Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H.Agarwal A., Fatima H., Heini S. và Ryu S.-H. Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H. Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H.Agarwal A., Fatima H., Heini S. và Ryu S.-H.Một cơ chế suy thoái mới cho các mosfets điện điện áp cao. Thiết bị điện tử IEEE Lett. 28, 587 bóng589 (2007).
Caldwell, JD, Stahlbush, RE, Ancona, MG, Glembocki, OJ & Hobart, KD về động lực để chuyển động lỗi xếp chồng lên nhau trong 4h. Caldwell, JD, Stahlbush, Re, Ancona, MG, Glembocki, OJ & Hobart, KD về động lực để tái tổ hợp chuyển động lỗi xếp chồng trong 4H-SIC.Caldwell, JD, Stalbush, Re, Ancona, MG, Glemboki, OJ và Hobart, KD về động lực của chuyển động lỗi xếp chồng lên nhau trong 4H-SIC. Caldwell, JD, Stahlbush, Re, Ancona, MG, Glembocki, OJ & Hobart, KD 关于 4H-SIC 中复合引起的层错运动的驱动力。 Caldwell, JD, Stahlbush, Re, Ancona, MG, Glembocki, OJ & Hobart, KDCaldwell, JD, Stalbush, Re, Ancona, MG, Glemboki, OJ, và Hobart, KD, về động lực của chuyển động lỗi xếp chồng tái tổ hợp trong 4H-SIC.J. Ứng dụng. Vật lý. 108, 044503 (2010).
Iijima, A. & Kimoto, T. Mô hình năng lượng điện tử cho sự hình thành lỗi xếp chồng xung kích duy nhất trong các tinh thể 4H-SIC. Iijima, A. & Kimoto, T. Mô hình năng lượng điện tử cho sự hình thành lỗi xếp chồng xung kích duy nhất trong các tinh thể 4H-SIC.Iijima, A. và Kimoto, T. Mô hình năng lượng điện tử về sự hình thành các khiếm khuyết đơn của đóng gói Shockley trong các tinh thể 4H-SIC. Iijima, A. & Kimoto, T. 4H-SIC 晶体中单 Shockley 堆垛层错形成的电子能量模型。 Iijima, A. & Kimoto, T. Mô hình năng lượng điện tử của sự hình thành lỗi gây sốc duy nhất trong tinh thể 4H-SIC.Iijima, A. và Kimoto, T. Mô hình năng lượng điện tử hình thành việc đóng gói Shockley khiếm khuyết đơn trong các tinh thể 4H-SIC.J. Ứng dụng. Vật lý 126, 105703 (2019).
IIJIMA, A. & Kimoto, T. Ước tính điều kiện nguy kịch để mở rộng/co thắt của các lỗi xếp chồng lên nhau trong các điốt pin 4H-SIC. IIJIMA, A. & Kimoto, T. Ước tính điều kiện nguy kịch để mở rộng/co thắt của các lỗi xếp chồng lên nhau trong các điốt pin 4H-SIC.IIJIMA, A. và Kimoto, T. Ước tính trạng thái quan trọng để mở rộng/nén các khiếm khuyết đóng gói shockley duy nhất trong các diodes pin 4H-sic. Iijima, A. & Kimoto, T. PIN 4H-SIC 二极管中单个 Shockley 堆垛层错膨胀/收缩的临界条件。 IIJIMA, A. & Kimoto, T. Ước tính các điều kiện mở rộng/co lại lớp gây sốc duy nhất trong các điốt PIN 4H-SIC.IIJIMA, A. và Kimoto, T. Ước tính các điều kiện quan trọng để mở rộng/nén của một lần đóng gói khiếm khuyết duy nhất trong các diodes pin 4H-SIC.Vật lý ứng dụng Wright. 116, 092105 (2020).
Mannen, Y., Shimada, K., Asada, K. & Ohtani, N. Mô hình hành động tốt về lượng tử cho sự hình thành một lỗi gây sốc duy nhất trong một tinh thể 4H-SIC trong điều kiện không cân bằng. Mannen, Y., Shimada, K., Asada, K. & Ohtani, N. Mô hình hành động tốt về lượng tử cho sự hình thành một lỗi gây sốc duy nhất trong một tinh thể 4H-SIC trong điều kiện không cân bằng.Mannen Y., Shimada K., Asada K., và Otani N. Một mô hình giếng lượng tử cho sự hình thành của một lỗi gây sốc duy nhất trong một tinh thể 4H-SIC trong điều kiện không cân bằng.Mannen Y., Shimada K., Asada K. và Otani N. Mô hình tương tác giếng lượng tử để hình thành các lỗi xếp chồng lên nhau trong các tinh thể 4H-SIC trong điều kiện không cân bằng. J. Ứng dụng. Vật lý. 125, 085705 (2019).
Galeckas, A., Linnros, J. & Pirouz, P Galeckas, A., Linnros, J. & Pirouz, PGaleckas, A., Linnros, J. và Pirouz, P Galeckas, A., Linnros, J. & Pirouz, P. Galeckas, A., Linnros, J. & Pirouz, P. Bằng chứng cho cơ chế chung của lớp xếp chồng cảm ứng tổng hợp: 六方 sic.Galeckas, A., Linnros, J. và Pirouz, PMục sư vật lý Wright. 96, 025502 (2006).
Ishikawa, Y., Sudo, M., Yao, Y.-Z., Sugawara, Y. & Kato, M. Mở rộng một lỗi gây sốc duy nhất trong lớp biểu mô 4H-SIC (11 2 ¯0) gây ra bởi chiếu xạ chùm điện tử.Ishikawa, Y., M. Sudo, Y.-Z chiếu xạ chùm tia.Ishikawa, Y., Sudo M., Y.-Z Tâm lý học.Hộp, ю., м. Ууд®, Y.-Z Chem., J. Chem., 123, 225101 (2018).
Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. Quan sát sự tái hợp của người vận chuyển trong các lỗi gây ra Shockley duy nhất và tại một phần sai lệch trong 4H-SIC. Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. Quan sát sự tái hợp của người vận chuyển trong các lỗi gây ra Shockley duy nhất và tại một phần sai lệch trong 4H-SIC.Kato M., Katahira S., Itikawa Y., Harada S. và Kimoto T. Quan sát tái tổ hợp sóng mang trong các khiếm khuyết đóng gói Shockley và trật khớp một phần trong 4H-SIC. Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T.Kato M., Katahira S., Itikawa Y., Harada S. và Kimoto T. Quan sát tái tổ hợp sóng mang trong các khiếm khuyết đóng gói Shockley và trật khớp một phần trong 4H-SIC.J. Ứng dụng. Vật lý 124, 095702 (2018).
Kimoto, T. & Watanabe, H. Kỹ thuật khiếm khuyết trong công nghệ SIC cho các thiết bị năng lượng cao thế. Kimoto, T. & Watanabe, H. Kỹ thuật khiếm khuyết trong công nghệ SIC cho các thiết bị năng lượng cao thế.Kimoto, T. và Watanabe, H. Phát triển các khiếm khuyết trong công nghệ SiC cho các thiết bị năng lượng điện áp cao. Kimoto, T. & Watanabe, H. sic 技术中的缺陷工程。 Kimoto, T. & Watanabe, H. Kỹ thuật khiếm khuyết trong công nghệ SIC cho các thiết bị năng lượng cao thế.Kimoto, T. và Watanabe, H. Phát triển các khiếm khuyết trong công nghệ SiC cho các thiết bị năng lượng điện áp cao.Vật lý ứng dụng Express 13, 120101 (2020).
Zhang, Z. & Sudarshan, TS mặt phẳng cơ bản không phù hợp với epitaxy của cacbua silicon. Zhang, Z. & Sudarshan, TS mặt phẳng cơ bản không phù hợp với epitaxy của cacbua silicon.Zhang Z. và Sudarshan TS không bị trật khớp với cacbua silicon trong mặt phẳng cơ bản. Zhang, Z. & Sudarshan, TS 碳化硅基面无位错外延。 Zhang, Z. & Sudarshan, TSZhang Z. và Sudarshan TS không bị trật khớp với các mặt phẳng cơ bản cacbua silicon.tuyên bố. Vật lý. Wright. 87, 151913 (2005).
Zhang, Z., Moulton, E. & Sudarshan, TS Cơ chế loại bỏ trật khớp mặt phẳng cơ bản trong màng mỏng sic bằng cách sử dụng epitaxy trên chất nền khắc. Zhang, Z., Moulton, E. & Sudarshan, TS Cơ chế loại bỏ trật khớp mặt phẳng cơ bản trong màng mỏng sic bằng cách sử dụng epitaxy trên chất nền khắc.Zhang Z., Moulton E. và Sudarshan TS cơ chế loại bỏ các trật khớp mặt phẳng cơ sở trong màng mỏng sic bằng epitaxy trên chất nền khắc. Zhang, Z., Moulton, E. & Sudarshan, TS 通过在蚀刻衬底上外延消除 sic 薄膜中基面位错的机制。 Zhang, Z., Moulton, E. & Sudarshan, TS Cơ chế loại bỏ màng mỏng sic bằng cách khắc chất nền.Zhang Z., Moulton E. và Sudarshan TS Cơ chế loại bỏ các trật khớp mặt phẳng cơ sở trong màng mỏng sic bằng epitaxy trên các chất nền được khắc.Vật lý ứng dụng Wright. 89, 081910 (2006).
Shtalbush Re et al. Sự gián đoạn tăng trưởng dẫn đến giảm trật khớp mặt phẳng cơ bản trong quá trình epitaxy 4H-SIC. tuyên bố. Vật lý. Wright. 94, 041916 (2009).
Zhang, X. & Tsuchida, H. Chuyển đổi trật khớp mặt phẳng cơ bản thành trật khớp cạnh ren trong các biểu đồ 4H-SIC bằng cách ủ nhiệt độ cao. Zhang, X. & Tsuchida, H. Chuyển đổi trật khớp mặt phẳng cơ bản thành trật khớp cạnh ren trong các biểu đồ 4H-SIC bằng cách ủ nhiệt độ cao.Zhang, X. và Tsuchida, H. Chuyển đổi sai lệch mặt phẳng cơ bản thành trật khớp cạnh ren trong các lớp biểu mô 4H-SIC bằng cách ủ nhiệt độ cao. Zhang, X. & Tsuchida, H. 4H-SIC 外延层中的基面位错转化为螺纹刃位错。 Zhang, X. & Tsuchida, H. 4h-SICZhang, X. và Tsuchida, H. Chuyển đổi trật khớp mặt phẳng cơ sở thành trật khớp cạnh sợi trong các lớp epiticular 4H-SIC bằng cách ủ nhiệt độ cao.J. Ứng dụng. Vật lý. 111, 123512 (2012).
Song, H. & Sudarshan, TS chuyển đổi trật khớp mặt phẳng cơ bản gần giao diện epilayer/chất nền trong sự tăng trưởng epiticular là 4 ° ngoài trục 4H SIC SIC. Song, H. & Sudarshan, TS chuyển đổi trật khớp mặt phẳng cơ bản gần giao diện epilayer/chất nền trong sự tăng trưởng epiticular là 4 ° ngoài trục 4H SIC SIC.Bài hát, H. và Sudarshan, TS chuyển đổi các trật khớp mặt phẳng cơ bản gần giao diện lớp/cơ chất trong giai đoạn phát triển ngoài trục của 4H. Bài hát, H. & Sudarshan, TS 4 ° 4H-SIC 外延生长中外延层/衬底界面附近的基底平面位错转换。 Bài hát, H. & Sudarshan, TS 在 4 ° 4H-SIC Bài hát, H. & Sudarshan, TSChuyển đổi trật khớp phẳng của chất nền gần ranh giới lớp/cơ chất trong quá trình tăng trưởng epiticular của 4H-SiC ngoài trục 4 °.J. Crystal. Tăng trưởng 371, 94 bóng101 (2013).
Konishi, K. et al. Ở dòng điện cao, sự lan truyền của lỗi trật khớp mặt phẳng cơ bản trong các lớp epiticular 4H-sic biến thành trật khớp cạnh dây tóc. J. Ứng dụng. Vật lý. 114, 014504 (2013).
Konishi, K. et al. Thiết kế các lớp epiticular cho các MOSFET SIC không phân tách lưỡng cực bằng cách phát hiện các vị trí tạo mầm lỗi xếp chồng kéo dài trong phân tích địa hình tia X hoạt động. AIP nâng cao 12, 035310 (2022).
Lin, S. et al. Ảnh hưởng của cấu trúc trật khớp mặt phẳng cơ bản đến sự lan truyền của một lỗi xếp chồng kiểu Shockley duy nhất trong quá trình phân rã dòng điện trước của các điốt pin 4H-SIC. Nhật Bản. J. Ứng dụng. Vật lý. 57, 04FR07 (2018).
Tahara, T., et al. Tuổi thọ của tàu sân bay thiểu số ngắn trong các biểu đồ 4H-SIC giàu nitơ được sử dụng để ngăn chặn các lỗi xếp chồng trong các điốt pin. J. Ứng dụng. Vật lý. 120, 115101 (2016).
Tahara, T. et al. Sự phụ thuộc nồng độ sóng mang được tiêm của sự lan truyền lỗi gây sốc duy nhất trong các điốt pin 4H-SIC. J. Ứng dụng. Vật lý 123, 025707 (2018).
Mae, S., Tawara, T., Tsuchida, H. & Kato, M. Hệ thống FCA kính hiển vi để đo độ trọn đời chất giải quyết độ sâu trong SIC. Mae, S., Tawara, T., Tsuchida, H. & Kato, M. Hệ thống FCA kính hiển vi để đo độ trọn đời chất giải quyết độ sâu trong SIC.Mei, S., Tawara, T., Tsuchida, H. và Kato, M. FCA Hệ thống kính hiển vi cho các phép đo tuổi thọ mang độ sâu trong cacbua silicon. Mae, S. 、 Tawara, T. Tsuchida, H. & Kato, M. 用于 sic 中深度分辨载流子寿命测量的显微 FCA 系统。 Mae, S. 、 Tawara, T. Tsuchida, H. & Kato, M. Đối với SIC-DEPTEMei S., Tawara T., Tsuchida H. và Kato M. Micro-FCA cho các phép đo tuổi thọ của chất mang độ sâu trong cacbua silicon.Diễn đàn Khoa học Alma Mater 924, 269 Từ272 (2018).
Hirayama, T. et al. Sự phân bố độ sâu của tuổi thọ của chất mang trong các lớp epiticular 4H-sic dày được đo không phá hủy bằng cách sử dụng độ phân giải thời gian của sự hấp thụ sóng mang tự do và ánh sáng chéo. Chuyển sang khoa học. mét. 91, 123902 (2020).
Thời gian đăng: Nov-06-2022
